AL

DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat

(c) 2004 EPO. All rts. reserv.

# 11484654

Basic Patent (No,Kind,Date): NL 9300732 A 19931116 <No. of Patents: 004>

HALFGELEIDERINRICHTING EN WERKWIJZE OM DEZE TE PRODUCEREN. (Dutch)

Patent Assignee: FUJI ELECTRIC CO LTD

IPC: \*H01L-027/092;

CA Abstract No: 120(10)122728K

Derwent WP1 Acc No: C 93-393433

Language of Document: Dutch

# Patent Family:

Patent No	Kind	Date	Applic No	Kino	Date		
JP 5308128	A2	19931119	JP 9211	1330	A	19920430	
NL 9300732	Α	19931116	NL 9373	32	Α	19930429	(BASIC)
US 5497021	A	19960305	US 3515	569	. A	19941207	
US 5545577	A	19960813	US 1568	847	A	19931124	

# Priority Data (No, Kind, Date):

JP 92111330 A 19920430

US 351569 A 19941207

US 53273 B1 19930428

US 156847 A 19931124

US 53273 B3 19930428

DIALOG(R) File 347: JAP10

(c) 2004 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 04316428

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUB. NO.:

05-308128 [JP 5308128 A]

PUBL I SHED:

November 19, 1993 (19931119)

INVENTOR(s): TADA HAJIME

APPLICANT(s): FUJI ELECTRIC CO LTD [000523] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

04-111330 [JP 92111330]

FILED:

April 30, 1992 (19920430)

INTL CLASS:

[5] H01L-027/088

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: RO11 (LIQUID CRYSTALS); RO97 (ELECTRONIC MATERIALS -- Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1513, Vol. 18, No. 109, Pg. 106,

February 22, 1994 (19940222)

#### ABSTRACT

PURPOSE: To ensure high withstand voltage characteristics, when gate insulating films of two MIS transistor circuit parts on the same substrate are formed, in different processes.

CONSTITUTION: After a gate insulating film 10 is formed on the surface side of a single crystal silicon substrate 100, first polysilicon layer 11a, 11b are formed, and then polysilicon layers 21a, 21b are left in each gate electrode forming region of a high voltage driving circuit 1b. In this state, a gate oxide film 10 on the side of a low voltage driving circuit la is eliminated. After a gate oxide film 12 is formed on the side of their surface, a polysilicon layer 13 is formed on the surface side. After impurities are introduced into the polysilicon layers 13a, 13b, which are turned into a conductive state, polysilicon layers 23a, 23b are left.

# (12)公開特許公報 (A)

(19)日本国特許庁(JP)

(11)特許出願公開番号

# 特開平5-308128

(43)公開日 平成5年(1993)11月19日

(51) Int. Cl. 5

識別記号

FΙ

H01L 27/088

9170-4M

H01L 27/08

02

審査請求 未請求 請求項の数6

•

(全9頁)

(21)出願番号

特願平4-111330

(22)出願日

平成4年(1992)4月30日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 多田 元

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山田 稔

# (54) 【発明の名称】半導体装置およびその製造方法

#### (57)【要約】

[目的] 同一基板上の2つのMISトランジスタ回路 部のゲート絶縁膜を別工程で形成する場合でも、高い耐 電圧特性を確保可能な半導体装置およびその製造方法を 実現すること。

【構成】 単結晶シリコン基板100の表面側にゲート酸化膜10を形成した後、引き続いて第1のポリシリコン層11を形成し、その後に、高電圧駆動回路1bの各ゲート電極形成予定領域にポリシリコン層21a,21を残す。この状態で、低電圧駆動回路1aの側のゲート酸化膜10を除去する。つぎに、それらの表面側にゲート酸化膜12を形成した後に、引き続いて、その表面側にポリシリコン層13を形成する。そして、ポリシリコン層13に不純物を導入して、それを導電化した後に、ポリシリコン層23a,23bを残す。



10

ì

# 【特許請求の範囲】

【請求項1】 半導体基板の表面側に、第1導電型のMIS部および第2導電型のMIS部を備え、いずれのMIS部のゲート電極も第1導電型の不純物および第2導電型の不純物のうちのいずれか一方の不純物が導入された第1のMISトランジスタ回路部と、第1導電型のMIS部および第2導電型のMIS部を備えており、これらのMIS部のゲート絶縁膜の厚さが前記第1のMISトランジスタ回路部の前記第1および第2導電型のMIS部のゲート絶縁膜の厚さに比して厚く、これらのMIS部のゲート絶縁膜の厚さに比して厚く、これらのMIS部のゲート絶縁膜の厚さに比して厚く、これらのMIS部のゲート電極は第1導電型の不純物が導入されたポリシリコンからなり、その第2導電型のMIS部のゲート電極は第2導電型の不純物が導入されたポリシリコンからなる第2のMISトランジスタ回路部と、を有することを特徴とする半導体装置。

【請求項2】 請求項1において、前記第2のMISトランジスタ回路部の駆動電圧は、前記第1のMISトランジスタ回路部の駆動電圧に比して高いことを特徴とする半導体装置。

【請求項3】 半導体基板の表面側に、第1導電型のM IS部および第2導電型のMIS部をそれぞれ備える第 1および第2のMISトランジスタ回路部を備える半導 体装置の製造方法であって、半導体基板の表面側に第1 の絶縁膜を形成した後に、その表面側に第1のポリシリ コン層を形成する第1の工程と、このポリシリコン層を エッチングして前記第2のMISトランジスタ回路部の 第1および第2導電型のMIS部の各ゲート電極形成予 定領域にポリシリコン層を残す第2の工程と、前記第1 の絶縁膜のうち前記第2のMISトランジスタ回路部の 30 第1および第2導電型のMIS部のゲート絶縁膜形成予 定領域を含む領域の前記第1の絶縁膜を除去する第3の 工程と、それらの表面側に第2の絶縁膜を形成した後 に、その表面側に第2のポリシリコン層を形成する第4 の工程と、このポリシリコン層をエッチングして前記第 1のMISトランジスタ回路部の第1および第2導電型 のMIS部の各ゲート電極形成予定領域にポリシリコン 層を残す第5の工程と、を少なくとも有することを特徴 とする半導体装置の製造方法。

【請求項4】 請求項3において、前記第1の絶縁膜を 40 前記第2の絶縁膜に比して厚く形成することを特徴とする半導体装置の製造方法。

【請求項5】 請求項4または請求項5において、前記第4の工程で形成された前記第2のポリシリコン層に対して不純物を導入した後に、前記第5の工程で前記第2のポリシリコン層をエッチングすることを特徴とする半導体装置の製造方法。

【請求項6】 請求項3ないし請求項5のいずれかの項において、前記第2の工程で前記第2のMISトランジスタ回路部の第1および第2導電型のMIS部の各ゲー 50

ト電極形成予定領域に残されたポリシリコン層のうち、前記第1導電型のMIS部のゲート電極形成予定領域に残されたポリシリコン層には、このMIS部のソース・ドレイン拡散領域を形成すべき不純物の導入工程において同時に不純物が導入され、その第2導電型のMIS部のゲート電極形成予定領域に残されたポリシリコン層には、このMIS部のソース・ドレイン拡散領域を形成すべき不純物の導入工程において同時に不純物が導入されることを特徴とする半導体装置の製造方法。

# 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は半導体装置およびその製造方法に関し、特に、液晶フラットパネルディスプレイの駆動用集積回路などに用いられる半導体装置に対するMIS部の製造技術に関する。

#### [0002]

【従来の技術】液晶フラットパネルディスプレイ(以 下、LCDパネルと称す。)の駆動用ICなどに対して は、その表示特性などを向上する目的に多くの要求があ る。たとえば、LCDパネルの大型化、カラー化にとも、 なって、コントラスト特性を向上する目的に、駆動用I Cなどの高耐電圧化が要求され、また、表示の情報量の 増大にともなって、ロジック回路部には高速動作化が要 求されている。ここで、ロジック回路部の動作速度の向 上に加えて、その低コスト化をも目的に、その構成要素 を微細化して、チップを小型化することが要求されてい る。そして、駆動用ICのMOSトランジスタ回路を、 たとえば、数十v以上の駆動電圧でも駆動可能なレベル にまで耐電圧化するには、そのゲート絶縁膜を厚くした 構造を採用するのが一般的である。たとえば、図5に示 すLCDパネルの駆動用IC30のように、半導体基板 31のnウェル32に形成された高電圧駆動回路30b の側のMOSFET33のゲート絶縁膜34の厚さを厚 くして、ゲート電極36とソース・ドレイン領域35と の耐電圧を向上する。しかしながら、同一の半導体基板 31の表面側において、そのpウェル38に低電圧駆動 回路(ロジック回路部)30aが形成されている場合で も、そのプロセス上の制約から、低電圧駆動回路30a の側のMOSFET37のゲート絶縁膜39は、高電圧 駆動回路30bの側のゲート絶縁膜34と同時に形成さ れるため、その厚さが不必要に厚くなって電流容量が得 られず、その動作特性が低下してしまう。なお、図にお いて、40は層間絶縁膜、41はp型のオフセット拡散 領域、42は低電圧駆動回路30aの側のソース・ドレ イン領域である。

【0003】そこで、低電圧駆動回路側のMOSFETと高電圧駆動回路側のMOSFETのゲート絶縁膜をそれぞれ異なる厚さに形成した構造が検討され、その構造は特開平2-153574号公報や特開平2-187063号公報に開示されている。このような構造の半導体

装置はツインゲート絶縁膜構造と称されることもあり、 たとえば、以下の方法によってゲート絶縁膜は別々の工 程で製造される。

【0004】まず、図4(a)に示すように、半導体基板(シリコン基板)の低電圧駆動回路部の形成予定領域51および高電圧駆動回路部の形成予定領域52のいずれの側に対しても、第1回目のゲート酸化膜形成工程として、約800℃の温度雰囲気中で約170分間のウェット酸化を行い、厚さが約840Åのゲート酸化膜50を形成する。なお、49はフィールド酸化膜である。

【0005】つぎに、図4(b)に示すように、低電圧 駆動回路部の形成予定領域51の側のケート電極形成予 定領域およびコンタクト予定領域を含む領域が窓開けさ れたレジスト層56を形成する。この後に、必要に応じ て、図4(b)に点線58で示すように、しきい値電圧 を調整する目的に、チャネル形成領域に対してイオン注 入を行う場合もある。

【0006】 つぎに、レジスト層56をマスクとしてHF水溶液によるウェットエッチングを行って、図4

(c) に示すように、低電圧駆動回路部の形成予定領域 20 5 1 の表面に形成されたゲート酸化膜 5 0 を除去する。 【0 0 0 7】つぎに、図4 (d) を示すように、レジスト層 5 6 を除去する。

【0008】しかる後に、図4(e)に示すように、第2回目のゲート酸化膜形成工程として、約800℃の温度雰囲気中で約40分間のウェット酸化を行い、低電圧駆動回路部の形成予定領域51の表面に、厚さが約250人のゲート酸化膜55を形成する。この酸化処理によって、高電圧駆動回路部の形成予定領域52の側のゲート酸化膜50も追加酸化されて、その厚さが約100030人になる。なお、この工程以降においては、一般的な工程、たとえば、低電圧駆動回路部および高電圧駆動回路部の形成予定領域51、52のいずれの側にもゲート電極を構成するためのポリシリコン層を形成する工程、その後にエッチングを施してゲート電極を形成する工程などを行って、それぞれの領域にMOSFETを形成する。

[0009]従って、半導体基板の表面側において、その低電圧駆動回路部側のMOS部ではそのゲート酸化膜の厚さが約250Aである一方、高電圧駆動回路部側の40MOS部ではそのゲート酸化膜の厚さが約1000Aとなって、低電圧駆動回路部側の高速動作化および高電圧駆動回路部側の高耐電圧化のいずれをも実現できることになる。

#### [0010]

【発明が解決しようとする課題】しかしながら、従来の 製造方法によって各ゲート絶縁膜を別々に形成する方法 においては、第1回目のゲート酸化膜形成工程によって ゲート酸化膜50を形成した後、その表面側にレジスト 層56を形成し、それをマスクとして、低電圧駆動回路 50

側のゲート酸化膜 50 を除去しているため、高電圧駆動 回路部では、そのゲート酸化膜 50 がレジスト層で汚染されたことに起因すると推定される耐電圧特性の低下、たとえば、耐電圧が2 M v / c m > 6 M v / c m > 6 M v / c m > 6 M > 6 M > 6 M > 7 C m > 8 化膜 > 9 化膜 > 9 化原安定性を示す > 9 T D D B 特性(酸化膜の経時破壊)も低く、信頼性が低いという問題点がある。

【0011】以上の問題点に鑑みて、本発明の課題は、2つのMISトランジスタ回路部を同一基板上に形成す 10 るにあたって、それぞれのMIS部のゲート絶縁膜を別工程で形成する必要がある場合でも、一方のゲート絶縁膜をレジスト層などによって汚染することなく清浄な状態で形成して、高い耐電圧特性を確保可能な半導体装置およびその製造方法を実現することにある。

#### [0012]

【課題を解決するための手段】上記課題を解決するため に、半導体基板の表面側に、第1導電型のMIS部およ び第2導電型のMIS部をそれぞれ備える第1および第 2のMISトランジスタ回路部を備える半導体装置の製 造方法において講じた手段は、まず、半導体基板の表面 側に第1の絶縁膜を形成した後に、その表面側に第1の ポリシリコン層を形成する第1の工程と、このポリシリ コン層をエッチングして第2のMISトランジスタ回路 部の第1および第2導電型のMIS部の各ゲート電極形 成予定領域にポリシリコン層を残す第2の工程と、第1 の絶縁膜のうち第2のMISトランジスタ回路部の第1 および第2導電型のMIS部のゲート絶縁膜形成予定領 域を含む領域の第1の絶縁膜を除去する第3の工程と、 それらの表面側に第2の絶縁膜を形成した後に、その表 面側に第2のポリシリコン層を形成する第4の工程と、 このポリシリコン層をエッチングして第1のMISトラ ンジスタ回路部の第1および第2導電型のMIS部の各 ゲート電極形成予定領域にポリシリコン層を残す第5の 工程とを行うことである。

【0013】ここで、たとえば、第2のMISトランジスタ回路部の耐電圧を向上させるなどの場合には、第1の絶縁膜を第2の絶縁膜に比して厚く形成する。

【0014】また、第1のMISトランジスタ回路部において、第1導電型および第2導電型のMISトランジスタでCMIS構造を形成する場合に、それぞれのゲート電極を同じ導電型のポリシリコンで形成してそれらの接続を容易にする目的に、第4の工程で形成された第2のポリシリコン層に対して不純物を導入した後に、第5の工程で第2のポリシリコン層をエッチングすることが好ましい。

【0015】さらに、第2のMISトランジスタ回路部において、その導電型とゲート電極の導電型とを一致させて、そのしきい値電圧を調整しやすいように、第2の工程で第2のMISトランジスタ回路部の第1および第2導電型のMIS部の各ゲート電極形成予定領域に残さ

れたポリシリコン層のうち、第1導電型のMIS部のゲート電極形成予定領域に残されたポリシリコン層には、このMIS部のソース・ドレイン拡散領域を形成すべき不純物の導入工程において同時に不純物を導入し、第2導電型のMIS部のゲート電極形成予定領域に残されたポリシリコン層には、このMIS部のソース・ドレイン拡散領域を形成すべき不純物の導入工程において同時に不純物を導入することが好ましい。

【0016】このような方法によって製造された半導体 装置においては、半導体基板の表面側に、第1導電型の 10 MIS部および第2導電型のMIS部を備え、いずれの MIS部のゲート電極も第1導電型の不純物および第2 導電型の不純物のうちのいずれか一方の不純物が導入さ れた第1のMISトランジスタ回路部と、第1導電型の MIS部および第2導電型のMIS部を備えており、こ れらのMIS部のゲート絶縁膜の厚さは第1のMISト ランジスタ回路部の第1および第2導電型のMIS部の ゲート絶縁膜の厚さに比して厚く、これらのMIS部の うちの第1導電型のMIS部のゲート電極は第1導電型 の不純物が導入されたポリシリコンからなり、その第2 20 導電型のMIS部のゲート電極は第2導電型の不純物が 導入されたポリシリコンからなる第2のMISトランジ スタ回路部とを有することになる。ここで、第2のMI Sトランジスタ回路部は、第1のMISトランジスタ回 路部に比して、高い駆動電圧で駆動する回路側に用いら れる。

#### [0017]

【作用】上記手段を講じた本発明の半導体装置の製造方 法において、第1の工程では半導体基板程の表面側に第 1の絶縁膜を形成した後に、その表面側に第1のポリシ 30 リコン層を形成し、その後に、第2の工程でポリシリコ ン層をエッチングして第2のMISトランジスタ回路部 の第1および第2導電型のMIS部の各ゲート電極形成 予定領域にポリシリコン層を残す。ここで、第1のMI Sトランジスタ回路部側には、別の工程でゲート酸化膜 を形成する必要があるため、第3の工程で第1の絶縁膜 のうち第2のMISトランジスタ回路部の第1および第 2 導電型のMIS部のゲート絶縁膜形成予定領域を含む 領域の第1の絶縁膜を除去するが、第1の絶縁膜の表面 側には第1のポリシリコンがあるため、そのレジスト層 40 などが第1の絶縁膜に直接には接触しない。そして、第 4の工程で第2の絶縁膜を形成した後に、その表面側に 第2のポリシリコン層を形成する。そして、第5の工程 で、第2のポリシリコン層をエッチングして第1のMI Sトランジスタ回路部の第1および第2導電型のMIS 部の各ゲート電極形成予定領域にポリシリコン層を残 す。従って、いずれのゲート絶縁膜も、形成直後の清浄 な状態のままポリシリコン層で覆われ、レジスト層に接 触することなく、別々の工程で形成することができるの で、レジストによる汚染などが発生せず、ゲート絶縁膜 50

の耐電圧特性や信頼性、すなわち、MISトランジスタ 回路部の耐電圧特性や信頼性を向上することができる。 【0018】

【実施例】つぎに、添付図面に基づいて、本発明の一実 施例について説明する。

【0019】図1は本発明の実施例に係る半導体装置の 構造を示す断面図である。

【0020】図において、本例の半導体装置1は、同一 の単結晶シリコン基板100(半導体基板)の表面側 に、ロジック回路として5v以下の駆動電圧で駆動され る低電圧駆動回路部1a(第1のMISトランジスタ回 路部)と、数十v以上の駆動電圧で駆動される高電圧駆 動回路部1b(第2のMISトランジスタ回路部)とを 有する液晶表示フラットパネルディスプレイのドライバ 用ICである。ここで、低電圧駆動回路部1aには、C MOS構造を構成する低電圧用nチャネル型(第1導電 型)MOSFET101および低電圧用pチャネル型 (第2導電型) MOSFET102を有する一方、高電 圧駆動回路部1bには、CMOS構造を構成する高電圧 用nチャネル型(第1導電型)MOSFET103およ び高電圧用 p チャネル型 (第2導電型) MOSFET 1 04を有する。ここで、低電圧用nチャネル型MOSF ET101は、単結晶シリコン基板100のnウェルの 表面側に形成され、厚さが約250Aのゲート酸化膜1 2と、n型不純物ドープ型のポリシリコンからなるゲー ト電極13aと、n′型のソース・ドレイン領域14a とを有し、低電圧用pチャネル型MOSFET102 は、単結晶シリコン基板100のpウェルの表面側に形 成され、厚さが約250Åのゲート酸化膜12と、n型 不純物ドープ型のポリシリコンからなるゲート電極13 bと、p 型のソース・ドレイン領域15aとを有す る。一方、高電圧用 n チャネル型 M O S F E T 1 0 3 は、単結晶シリコン基板100のnウェルの表面側に形 成され、厚さが約1300人以上のゲート酸化膜10 と、n型不純物ドープ型のポリシリコンからなるゲート 電極11aと、n型のオフセット拡散層6の表面側に形 成された n'型のソース・ドレイン領域14bとを有 し、高電圧用pチャネル型MOSFET104は、単結 晶シリコン基板100のpウェルの表面側に形成され、 厚さが約1300A以上のゲート酸化膜10と、p型不 純物ドープ型のポリシリコンからなるゲート電極11b と、p型のオフセット拡散層5の表面側に形成されたp <sup>†</sup>型のソース・ドレイン領域15bとを有する。なお、 7はn'のガードリング、8はp'のガードリング、9 はフィールド酸化膜である。また、図1において、ゲー ト酸化膜以外の部分で符号12を付してあるのは、ゲー ト酸化膜12と同時形成されたことを示す。

【0021】ここで、低電圧駆動回路部1aの側のゲート酸化膜12は、その厚さが約250Åであり、低電圧駆動回路部1aの低電圧用nチャネル型MOSFET1

01および低電圧用pチャネル型MOSFET102は 高速動作化されている一方、高電圧駆動回路部1bの側 のゲート酸化膜10は、その厚さが約1300Å以上で あり、高電圧駆動回路部1bの低電圧用nチャネル型M OSFET103および低電圧用pチャネル型MOSF ET104は高耐電圧化されている。

【0022】しかも、低電圧駆動回路部1aの側のゲー ト酸化膜12および高電圧駆動回路部1bの側のゲート 酸化膜10のいずれもが、その製造方法については後述 するが、その製造プロセス中においてレジスト層と接触 10 することがなかったため、その汚染がなく、その耐電圧 特性や信頼性などが高い。

【0023】このような構成の半導体装置1の製造方法 について、図2および図3を参照して説明する。ここ で、図2 (a) ~図2 (c) および図3 (a) ~図3 (d) はいずれも本発明の実施例に係る半導体装置の製 造方法の一部を示す概略工程断面図である。

【0024】まず、図2(a)に示すように、比抵抗が 10Ωcmのczp (100) の単結晶シリコン基板1 00を用意し、その表面側のうち、低電圧駆動回路部120 aおよび高電圧駆動回路1bのいずれの側のpチャネル 型MOSFET形成予定領域102a,104aに対し ても不純物を導入、拡散して、深さが約7μmのnウェ ル2を拡散形成する。

【0025】 つぎに、図2(b) に示すように、単結晶 シリコン基板100の表面側のうち、低電圧駆動回路部 1 a および高電圧駆動回路部 1 b のいずれの側の n チャ ネル型MOSFET形成予定領域101a,103aに 対しても不純物を導入、拡散して、深さが約2μmのp ウェル3を形成する。これらの拡散工程中に、単結晶シ 30 リコン基板100の表面には厚さが約400Åのベース 酸化膜4が形成される。

【0026】つぎに、図2(c)に示すように、高電圧 駆動回路部1 bのソース・ドレインの形成予定領域のう ち、pチャネル型MOSFET形成予定領域104aに は、深さが約1.5μmのp型のオフセット拡散層5を 形成する一方、nチャネル型MOSFET形成予定領域 13 aには、深さが約1. 5μmのn型のオフセット拡 散層6を形成する。

【0027】つぎに、図3(a)に示すように、高電圧 40 駆動回路部1bに形成される高電圧用MOSFETに対 する素子分離のための n' ガードリング 7 および p' ガ ードリング8を順次形成した後に、シリコン窒化膜をマ スクとして選択酸化を行って、フィールド酸化膜9を形 成する。

【0028】つぎに、ベース酸化膜4を除去した後に、 図3(b)に示すように、高電圧駆動回路部1bの側に 形成されるMOSFETに必要な厚いゲート酸化膜を形 成するために、約900℃の温度雰囲気中で約70分間 のウェット酸化を行い、厚さが約1300Åのゲート酸 50 あるため、第2のポリシリコン層23に対するエッチン

化膜10(第1の絶縁膜)を形成する。引き続いて、ゲ ート酸化膜10の表面側に、CVD法により、厚さが約 4500Åの第1のポリシリコン層11を形成する。そ の後に、温度が約900℃の雰囲気中で熱酸化を行っ て、第1のポリシリコン層11の表面側をシリコン酸化 膜(図示せず)にしておく(第1の工程)。

【0029】つぎに、第1のポリシリコン層11の表面 側に、レジスト層の形成、パターニング、ドライエッチ ングおよびレジスト層の除去を行って、図3(c)に示 すように、高電圧駆動回路部1 bの所定領域にのみゲー ト電極11a, 11bを構成すべきポリシリコン層21 a. 21bを残す(第2の工程)。

【0030】つぎに、高電圧駆動回路部16の側のノン ドープのポリシリコン層21a,21bをマスクとし て、HF水溶液を用いてウェットエッチングを行って、 低電圧駆動回路部laのゲート電極形成予定領域および コンタクト予定領域のゲート酸化膜10を除去する(第 3の工程)。

【0031】その後に、それらの表面側に対して、約8 00℃の温度雰囲気中で約40分間のウェット酸化を行 い、図3 (d) に示すように、厚さが250Åのゲート 酸化膜12(第2の絶縁膜)を形成する。この工程中 に、高電圧駆動回路部1bのゲート電極11a, 11b を構成すべきポリシリコン層21a, 21bの表面側も 酸化されてシリコン酸化膜21cが形成される。ここ で、単結晶シリコン基板100の表面側に比して、ポリ シリコン層21a, 21bの表面側の方が酸化されやす く、このシリコン酸化膜21cの厚さは約400Åであ る。引き続いて、ゲート酸化膜12およびシリコン酸化 膜21cの表面側に、CVD法により、厚さが4500 Aの第2のポリシリコン層23を形成する。その後に、 第2のポリシリコン層23の全面に高濃度のリンをドー プして、第2のポリシリコン層23にn型の導電性を与 える(第4の工程)。

【0032】つぎに、第2のポリシリコン層23の表面 側に対してマスク層の形成、パターニング、ドライエッ チングおよびレジスト層の除去を行って、図1に示すよ うに、低電圧駆動回路部1 a の側の所定領域にのみポリ シリコン層23a,23b(ゲート電極13a,13 b) を残す。ここで、ポリシリコン層23a, 23bは 前工程ですでに導電化されているので、そのままゲート 電極13a,13bとなる。このドライエッチング中に おいて、高電圧駆動回路部1aの側に残されているポリ シリコン層21a、21bの表面にはシリコン酸化膜2 1 c があるため、ゲート酸化膜12を利用してドライエ ッチングをストップしたときには、高電圧駆動回路部1 bの側のポリシリコン層21a,21bはエッチングさ れずに残ることになる。なお、ドライエッチングにおけ るシリコンとシリコン酸化膜の選択比は10:1程度で

グが終了した時点でゲート酸化膜12やシリコン酸化膜 2 1 c が露出すると、エッチング速度が急速に低下する ので、第2のポリシリコン層23に対するエッチングの エンドポイントを制御できる(第5の工程)。

【0033】その結果、低電圧駆動回路部1aおよび高 電圧駆動回路部1bの側には、それぞれ別工程で形成さ れて互いに厚さが異なるゲート酸化膜10,12が形成 されたことになる。

【0034】以上の工程以降において行われるMOSF ETの製造工程については、図1を参照して説明する。 まず、低電圧駆動回路部1 a および高電圧駆動回路部1 bのいずれの側に対しても、ポリシリコン層21a, 2 1b (ゲート電極11a, 11b) およびゲート電極1 3 a、 13 bをマスクとしてイオン注入を順次行って、 低電圧駆動回路部1aおよび高電圧駆動回路部1bに対 して、各ソース・ドレイン拡散領域14a,15a,1 4 b、 1 5 bをセルファラインになるように形成する。 このイオン注入工程を経て、高電圧駆動回路部1bのポ リシリコン層21a,21bは導電化されて、対応する ソース・ドレイン拡散領域14b,15bと同じ導電型 20 のゲート電極11a、11bになる。その後に、コンタ クトホールの形成工程、配線の形成工程および保護膜の 形成工程などを順次行って、低電圧駆動回路部laの側 に低電圧用nチャネル型MOSFET101および低電 圧用pチャネル型MOSFET102を形成する一方、 高電圧駆動回路部1 b側に高電圧用 n チャネル型MOS FET103および高電圧用pチャネル型MOSFET 104を形成する。

【0035】ここで、低電圧駆動回路部1aの側におい ては、低電圧用nチャネル型MOSFET101および 30 低電圧用pチャネル型MOSFET102のいずれのゲ ート電極13a、13bも、すでにリンが高濃度でドー プされたポリシリコン層であるため、ソース・ドレイン 拡散領域14a,15aを形成するのにイオン注入され た不純物量では導電型に影響を受けず、ソース・ドレイ ン拡散領域14a,15aの形成後も、ゲート電極13 a, 13bはn導電型のポリシリコン層である。従っ て、低電圧用nチャネル型MOSFET101と低電圧 用pチャネル型MOSFET102とでCMOS構造を 構成するにあたって、ゲート電極13a,13bを、た 40 とえばアルミニウム電極を介さずに直接に導電接続でき るなど、導電接続上の制約がないので、低電圧駆動回路 部1aの構造設計などを簡略化でき、しかも微細化も容 易であるので、半導体装置1のチップ面積を縮小でき

【0036】一方、高電圧駆動回路部1bの側の高電圧 用nチャネル型MOSFET103のゲート電極11a は、そのソース・ドレイン拡散領域14bの形成工程に おいてソース・ドレイン拡散領域14bに導入された不 純物と同じくn型の不純物がドープされて導電化したポ 50 て、そのゲート電極13a,13bについては、ポロン

リシリコン層である。また、高電圧用pチャネル型MO SFET104のゲート電極11bは、そのソース・ド レイン拡散領域15bの形成工程においてソース・ドレ イン拡散領域15bに導入された不純物と同じくp型の 不純物がドープされて導電化したポリシリコン層であ る。すなわち、高電圧駆動回路部1 bの側においては、 高電圧用nチャネル型MOSFET103のゲート電極 11bと高電圧用pチャネル型MOSFET104のゲ ート電極11bとは、異なる導電型のポリシリコン層か らなり、2導電型ゲートタイプのゲート電極構造になっ ている。従って、高電圧用nチャネル型MOSFET1 03および高電圧用 p チャネル型MOSFET 104の いずれの側においても、そのチャネル形成領域の導電型 とゲート電極11a,11bの導電型が同一であるた め、相互の仕事関数の差に起因するしきい値電圧の変動 がないので、そのしきい値電圧の制御が容易である。ま た、高電圧用pチャネル型MOSFET104に対応し て、そのゲート電極11bがp型であるため、n型のゲ ート電極である場合に比して、しきい値電圧の制御が容 易であることに加えて、しきい値電圧をたとえば0.5 v位低くすることもできる。さらに、しきい値電圧の制 御が容易であることから、チャネルドープ工程を省略す ることもできるので、そのためのマスクが不要になり、 生産性の向上および低コスト化を実現できる。

【0037】また、本例の製造方法においては、単結晶 シリコン基板100の表面側にゲート酸化膜10を形成 した後、引き続いて第1のポリシリコン層11を形成 し、その後に、高電圧駆動回路1bの各ゲート電極形成 予定領域にポリシリコン層21a, 21を残す。また、 低電圧駆動回路1aの側には、別の工程で厚さの異なる ゲート酸化膜12を形成する必要があるため、ゲート酸 化膜10のうち、低電圧駆動回路1aの側のゲート酸化 膜10を除去するが、ゲート酸化膜10の表面側には第 1のポリシリコン層11があるため、そのエッチング工。 程においてレジスト層やエッチング種がゲート酸化膜1 0に直接には接触しない。そして、第4の工程でゲート 酸化膜12を形成した後に、引き続いて、その表面側に ポリシリコン層13を形成した後に、第5の工程で、第 2のポリシリコン層23をエッチングして低電圧駆動回 路部1aの各ゲート電極形成予定領域にポリシリコン層 23a,23bを残す。従って、いずれのゲート酸化膜 10、12も、形成直後の清浄な状態のままにポリシリ コン層11,23で覆われ、レジスト層に接触すること なく、別々の工程で異なる厚さに形成することができ る。従って、レジストによる汚染などが発生せず、ゲー ト酸化膜10、12の耐電圧特性や信頼性、すなわち、 半導体装置1の耐電圧特性や信頼性を向上することがで きる。

【0038】なお、低電圧駆動回路部1aの側におい

などをドープしたp型のポリシリコン層で構成することもできる。

### [0039]

【発明の効果】以上のとおり、本発明においては、半導 体基板程の表面側に第1の絶縁膜を形成した後に引き続 いて、第1のポリシリコン層を形成し、その後に、ポリ シリコン層をエッチングして第2のMISトランジスタ 回路部のゲート電極を構成するポリシリコン層を残すー 方、この状態で第1の絶縁膜にエッチングを施す。そし て、その表面側に第2の絶縁膜を形成した後に引き続い 10 て、第2のポリシリコン層を形成し、その後に、このポ リシリコン層をエッチングすることに特徴を有する。従 って、いずれの絶縁膜(ゲート酸化膜)も形成直後の清 浄な状態のままでポリシリコン層で覆われ、また、不要 な領域のゲート酸化膜を除去するときには、その表面側 はポリシリコンで覆われてレジスト層が接触しない。そ れ故、いずれのゲート絶縁膜もレジスト層に接触するこ となく、別々の工程で形成することができるので、レジ ストによる汚染などが発生せず、ゲート絶縁膜の耐電圧 特性や信頼性、すなわち、MISトランジスタ回路部の 20 耐電圧特性や信頼性が向上するという効果を奏する。

【0040】ここで、第1の絶縁膜を第2の絶縁膜に比して厚く形成した場合には、厚い絶縁膜をゲート絶縁膜として有するMISトランジスタ回路の側を高電圧駆動回路としてその耐電圧特性を高く確保することができ、この場合でも、他方のMISトランジスタ回路のゲート絶縁膜を薄くできるので、その動作速度を犠牲することがない。

【0041】また、第2のポリシリコン層に対して不純物を導入した後に、このポリシリコン層をエッチングし 30 てゲート電極を形成した場合には、この回路側では、異なる導電型のMIS部のゲート電極を簡単な構造で導電接続することができるので、その半導体装置の設計の自由度が向上し、また、微細化も容易である。

【0042】さらに、第2のMISトランジスタ回路部側で、第1導電型のMIS部のゲート電極を第1導電型とし、第2導電型のMIS部のゲート電極を第2導電型とした場合には、そのしきい値電圧の制御が容易であ

る。従って、チャネルドープ工程を省略することもでき、生産性の向上や低コスト化を実現できる。

# 【図面の簡単な説明】

【図1】本発明の実施例に係る半導体装置の構造を示す 概略断面図である。

【図2】(a)ないし(c)のいずれも、図1に示す半 導体装置の製造方法の前段側の一部を示す工程断面図で ある。

【図3】(a)ないし(d)のいずれも、図1に示す半 0 導体装置の製造方法の後断側の一部を示す工程断面図で ある

【図4】 (a) ないし (e) のいずれも、従来の半導体 装置の製造方法の一部を示す工程断面図である。

【図5】別の従来の半導体装置の構造を示す断面図である。

#### 【符号の説明】

1・・・半導体装置

1 a・・・低電圧駆動回路部(第1のMISトランジスタ回路部)

1 b・・・高電圧駆動回路部(第2のMISトランジスタ回路部)

10,12・・・ゲート酸化膜

11・・・第1のポリシリコン層

11a, 11b, 13a, 13b・・・ゲート電極

12 c・・・シリコン酸化膜

13・・・第2のポリシリコン層

14a, 14b, 15a, 15b・・・ソース・ドレイン領域

101・・・低電圧用nチャネル型(第1導電型)MO

30 SFET

102・・・低電圧用pチャネル型(第2導電型) MO

SFET

103···高電圧用nチャネル型(第1導電型)MO


SFET

104・・・高電圧用pチャネル型(第2導電型) MO


SFET

100・・・単結晶シリコン基板(半導体基板)


【図1】



[図2]



【図3】



[図4]

